25 Folgen

Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.

Lehrinhalt:
Studierende sollen durch diese Lehrveranstaltung folgende Kompetenzen erwerben:

- Verständnis der verschiedenen Darstellungsformen von Zahlen und Alphabeten in Rechnern,

- Fähigkeiten der formalen und programmiersprachlichen Schaltungsbeschreibung,

- Kenntnisse der technischen Realisierungsformen von Schaltungen,

- basierend auf dem Verständnis für Aufbau und Funktion aller wichtigen Grundschaltungen und Rechenwerke die Fähigkeit, unbekannte Schaltungen zu analysieren und zu verstehen, sowie eigene Schaltungen zu entwickeln,

- Kenntnisse der relevanten Speichertechnologien,

- Kenntnisse verschiedener Realisierungsformen komplexer Schaltungen.



Vorlesungsaufzeichnung: http://webcast.kit.edu

Digitaltechnik und Entwurfsverfahren, SS2017, Vorlesung Karlsruher Institut für Technologie

    • Bildung

Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.

Lehrinhalt:
Studierende sollen durch diese Lehrveranstaltung folgende Kompetenzen erwerben:

- Verständnis der verschiedenen Darstellungsformen von Zahlen und Alphabeten in Rechnern,

- Fähigkeiten der formalen und programmiersprachlichen Schaltungsbeschreibung,

- Kenntnisse der technischen Realisierungsformen von Schaltungen,

- basierend auf dem Verständnis für Aufbau und Funktion aller wichtigen Grundschaltungen und Rechenwerke die Fähigkeit, unbekannte Schaltungen zu analysieren und zu verstehen, sowie eigene Schaltungen zu entwickeln,

- Kenntnisse der relevanten Speichertechnologien,

- Kenntnisse verschiedener Realisierungsformen komplexer Schaltungen.



Vorlesungsaufzeichnung: http://webcast.kit.edu

    • video
    24: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 25.07.2017

    24: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 25.07.2017

    24 |
    0:00:00 Starten
    0:00:08 Beispiel Folgenerkenner
    0:01:37 Speziell Schaltwerkbausteine
    0:03:35 Register
    0:05:02 4-Bit-Register aus D-Flipflops mit Freigabesignal
    0:08:04 Schieberegister
    0:10:21 Serienparallelwandlung
    0:11:38 Schieberegister mit parallelen Eingängen
    0:13:13 Schieberegister: Division/Multiplikation mit 2
    0:14:02 Schieberegister: Umlaufspeicher/Ringzähler
    0:15:07 Konkreter Baustein: 74LS194
    0:16:10 Betriebsarten des Schieberegisters
    0:18:11 Zähler
    0:20:03 Grundlegendes Übergangsdiagramm
    0:21:35 Schaltsymbole
    0:22:10 Beispiel: synchroner 3-stelliger Dualzähler
    0:25:53 Herleitung
    0:34:17 Asynchrone Zähler (Ripple Counter)
    0:40:56 Nachteile asynchroner Zähler
    0:42:21 Partitionieren
    0:43:11 Programmierbare Bausteine
    0:44:05 NAND-Gatter im Gate-Array-Entwurfsstil
    0:48:18 Aufbau eines MPGA (ASIC)
    0:48:52 MPGA & ASIC: Vor- und Nachteile
    0:49:40 Prinzipieller Aufbau eines FPGAs
    0:50:50 Xilinx Virtex FPGA Model
    0:51:26 FPGAs und MPGAs
    0:53:07 Der Entwurfsprozess mit FPGAs
    0:53:42 Entwurf mit FPGAs
    0:58:02 Schaltnetz und Schaltsymbol
    0:58:20 Serielle Addition (Papier- und Bleistift-Methode)
    1:00:07 Carry-Ripple-Addierer
    1:00:43 Schaltbild: n-Bit Carry-ripple Addierer
    1:01:23 Probleme
    1:02:46 Carry-Lookhead-Addierer
    1:03:07 Berechnung der Überträge aus den Eingangsvariablen
    1:05:44 Kaskadierung zweier 4-Bit Carry-Lookhead-Addierer

    • 1 Std. 7 Min.
    • video
    25: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 27.07.2017

    25: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 27.07.2017

    25 |
    0:00:00 Starten
    0:00:08 Rechnerarithmetik
    0:01:15 Wiederholung: Halb- und Volladdierer
    0:03:13 Wiederholung: Serielle Addition
    0:05:52 Wiederholung n-Bit Carry-ripple Addierer
    0:08:03 Wiederholung: 3-Bit-Carry-Lookhead-Addierer
    0:10:42 BCD-Addierer
    0:11:04 BCD-Code
    0:12:18 BCD-Addition
    0:13:48 Beispiel
    0:17:19 Bestandteile BCD-Addierer
    0:17:49 Funktionstabelle für die BCD-Addition
    0:20:29 Herleitung BCD-Addierer
    0:20:57 BCD-Addierer für eine Tetrade
    0:22:55 Subtraktion
    0:23:13 Subtraktion durch Addition des Zweierkomplements
    0:24:45 Subtraktion von Zweierkomplementzahlen
    0:25:29 Sonderfälle
    0:30:15 Überlauferkennung
    0:30:45 Multiplikation und Division
    0:33:53 Multiplikation von Gleitkommazahlen
    0:35:49 Papier und Bleistift Methode
    0:37:57 Vorzeichen-Betrag-Zahlen
    0:38:31 Partial Product Sum (PP)-Methode
    0:41:42 Beispiel
    0:45:18 Datenfluss des seriellen Multiplizierers
    0:48:09 Parallele Multiplikation
    0:50:27 UND-Matrix: 3-Bit Parallelmultiplizierer
    0:51:33 3-Bit-Parallelmultiplizierer
    0:53:25 Multiplizierer für Festkomma-Zahlen
    0:56:07 Multiplikationsalgorithmus
    0:57:45 Implementierung
    1:00:08 Beispiel zur Multiplikation Betrag mit Vorzeichen
    1:09:41 Multiplizierer (Betrag mit Vorzeichen)
    1:09:53 Multiplizierer (Zweierkomplement)
    1:10:13 Beispiel
    1:14:04 Division
    1:16:00 Manuelle Division
    1:17:37 Blockschaltbild für sequentiellen Dividierer
    1:18:34 Beispiel: Division mit verschobener Rückaddition
    1:20:23 Pentium Bug
    1:21:58 Register-Transfer-Ebene

    • 1 Std. 23 Min.
    • video
    23: Digitaltechnik und Entwurfsverfahren, Übung, SS 2017, 20.07.2017

    23: Digitaltechnik und Entwurfsverfahren, Übung, SS 2017, 20.07.2017

    23 |
    0:00:00 Starten
    0:00:10 Schaltwerke
    0:01:36 Beispiel: Datenpfad für die MIPS-Architektur
    0:03:48 Zustandsautomat (DLX Pipeline)
    0:04:37 Entwurf von Schaltwerken
    0:06:13 Kodierte Ablauftabelle
    0:09:57 Flipflop-Ansteuertabellen
    0:12:25 Herleitung der Ansteuertabellen
    0:14:03 Aufgabe 1
    0:15:17 Aufgabe 1.1
    0:21:05 Automatengraph
    0:26:20 Zustandskodierung
    0:29:03 Kodierte Ablauftabelle
    0:36:40 Ansteuerfunktionen
    0:39:28 Aufgabe 1.4
    0:46:01 Methode des Koeffizientenvergleichs
    0:56:04 Aufgabe 1.5
    0:56:52 Verläufe der Signale
    1:00:26 Aufgabe 1.6
    1:02:32 Schaltwerkanalyse
    1:03:33 Aufgabe 2
    1:07:17 Kodierte Ablauftabelle
    1:09:33 Automatengraph
    1:10:40 Aufgabe 3
    1:12:04 Automatengraph
    1:13:41 Kodierte Ablauftabelle
    1:18:05 Schaltung
    1:19:15 Zähler mit RS-Flipflops
    1:19:55 Zähler mit JK-Flipflops
    1:20:29 Aufgabe 4
    1:21:05 Geldwechselautomat
    1:21:41 Zustände und Automathengraph
    1:24:22 Kodierungen

    Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.
    Lehrinhalt:

    Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.

    • 1 Std. 28 Min.
    • video
    22: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 18.07.2017

    22: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 18.07.2017

    22 |
    0:00:00 Starten
    0:00:18 RS-Flipflop
    0:03:18 Pegelgesteuertes RS-Latch
    0:06:17 D-Latch
    0:08:36 Taktflankengesteuertes D-Flipflop
    0:11:20 Einflankengesteuertes D-Flipflop
    0:13:48 Nebenbetrachtung
    0:18:45 D-Flipflops
    0:20:45 Zur Erinnerung
    0:22:15 Schaltwerke mit D-Flipflop
    0:24:17 Schaltwerke mit D-Latches
    0:27:42 Zusatzbetrachtung für flankengesteuerte Flipflops
    0:30:01 Setzeit (Setup-) und Haltezeit (Hold-Time)
    0:32:10 Zweiflankengesteuerte Flipflops
    0:34:43 Zweiflankengesteuertes D-Flipflop
    0:40:58 JK-Flipflop
    0:51:13 Ansteuertabelle
    0:56:51 Beispiel: Asynchron rücksetzbares JK-Flipflop
    1:01:21 T-Flipflop
    1:03:27 T-Flipflop: Ansteuertabelle
    1:04:04 Zusammenfassung Flipflops
    1:06:54 Entwurf synchroner Schaltwerke
    1:08:20 Serienaddierer
    1:12:08 Blockschaltbild des Serienaddierers
    1:12:55 Automatengraph
    1:17:00 Wahl der Zustandskodierung
    1:17:58 Zustandskodierung beim Serienaddierer
    1:18:53 Kodierte Ablauftabelle
    1:22:33 Anmerkungen
    1:23:42 Ansteuerung des Flipflops
    1:25:04 Minimierte Ausgangs- und Ansteuernetze
    1:26:49 Realisierung des Serienaddierers

    Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.
    Lehrinhalt:

    Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.

    • 1 Std. 29 Min.
    • video
    21: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 13.07.2017

    21: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 13.07.2017

    21 |
    0:00:00 Starten
    0:00:16 Wiederholung: Schaltwerke
    0:01:20 Wiederholung: Einfacher Speicher
    0:07:07 Zustandskodierung
    0:08:05 Willkürlich gewählte Zustandskodierung
    0:11:04 Wechsel von Zustand 0 zu Zustand 3
    0:12:29 Mögliche Fälle eines Wettlaufs
    0:15:37 Kritischer Wettlauf
    0:17:58 Wettlauffreie Zustandskodierung
    0:19:17 Anmerkungen
    0:20:29 Erregungsmatrix
    0:21:05 Ausgabe- und Übergangsschaltnetze
    0:24:32 Schaltbild des Speichers
    0:26:25 Das asynchrone RS-Flipflop
    0:29:38 Probleme asynchroner Schaltwerke
    0:33:17 Analyse asynchroner Schaltwerke
    0:50:33 Genauere Analyse eines Übergangs
    0:55:44 Verhalten des Flipflops bei Auftreten des Hasardfehlers
    1:00:02 Flipflops als Zustandsspeicher
    1:02:24 Asynchrones RS-Flipflop
    1:04:07 Pegelgesteuertes RS-Latch
    1:06:56 Ansteuertabelle (RS-Flipflop)
    1:08:44 Herleitung der Ansteuertabelle
    1:14:08 D-Flipflop
    1:16:21 D-Latch
    1:18:01 Ansteuertabelle D-Latch
    1:18:29 Pegelgesteuertes synchrones D-Flipflop
    1:20:08 Taktflankengesteuertes D-Flipflop
    1:26:00 Einflankengesteuertes D-Flipflop
    1:27:18 Nebenbetrachtung

    • 1 Std. 29 Min.
    • video
    20: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 11.07.2017

    20: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 11.07.2017

    20 |
    0:00:00 Starten
    0:01:33 Schaltwerke
    0:02:39 Einleitung
    0:06:42 Formale Grundlagen
    0:08:34 Arbeitsweise
    0:09:41 Mealy- und Moore-Automat
    0:11:33 Moore-Automat vs. Mealy-Automat
    0:13:41 Unterschiede im Verhalten der beiden Automaten
    0:15:49 Formalisierte Beschreibung
    0:16:53 1. Zeitdiagramm
    0:22:02 2. Ablauftabelle
    0:26:36 3. Automatentabelle
    0:30:59 4. Automatengraph
    0:35:21 Zustandsspeicher
    0:35:57 Beispiel: Rückgekoppeltes NOR-Gatter
    0:43:30 Definitionen
    0:44:21 Pegelsteuerung
    0:45:27 Flankensteuerung
    0:47:22 Synchrone Schaltwerke vs. Asynchrone Schaltwerke
    0:52:12 Entwurf asynchroner Schaltwerke
    0:54:09 Beispiel: Einfacher Speicher
    0:57:25 Aufstellen des Automatengraphen
    0:58:49 Automatengraph des einfachen Speichers
    1:02:42 Übertragen des Automatengraphen in die Automatentafel
    1:04:30 Stabilitätskriterium
    1:07:49 Mögliche Formen eines Zustandsübergangs
    1:12:42 Binäre Zustandskodierung
    1:14:06 Willkürlich gewählte Zustandskodierung

    • 1 Std. 17 Min.

Top‑Podcasts in Bildung

Mehr von Karlsruher Institut für Technologie