Rechnerorganisation, Vorlesung, WS16-17

Karlsruher Institut für Technologie (KIT)
  • 0.0 (0)
  • COURSES
Rechnerorganisation, Vorlesung, WS16-17 Podcast

Der Inhalt der Lehrveranstaltung umfasst die Grundlagen des Aufbaus und der Organisation von Rechnern; die Befehlssatzarchitektur verbunden mit der Diskussion RISC - CISC; Pipelining des Maschinenbefehlszyklus, Pipeline-Hemmnisse und Methoden zur Auflösung von Pipeline-Konflikten; Speicherkomponenten, Speicherorganisation, Cache-Speicher; Ein-/Ausgabe-System und Schnittstellenbausteine; Interrupt-Verarbeitung; Bus-Systeme; Unterstützung von Betriebssystemfunktionen: virtuelle Speicherverwaltung, Schutzfunktionen.

  1. 16/02/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 06.02.2017, 27

    27 | 0:00:00 Starten 0:00:07 Kapitel 10 0:00:32 Multiplex-Busschnittstelle 0:01:12 Systembausteine in einem Mikrorechner 0:01:32 Adressierung von Peripherie-Bausteinen 0:02:23 Ein-/Ausgabe-Verfahren 0:05:01 10.3 Behandlung von Ausnahmesituationen 0:06:04 Ursachen für Ausnahmebehandlungen 0:07:15 Prozessorexterne Ursachen 0:11:39 Prozessorinterne Ursachen 0:15:54 Berechnung der Startadresse der Interrupt Service Routine 0:19:48 Interrupt-Vektortabelle 0:22:10 Kapitel 11 0:22:34 Digitale Signalverarbeitung 0:24:04 Digitale Signalprozessoren 0:25:24 DSP-Einsatzbereiche 0:27:41 Aufbau eines digitalen Signalverarbeitungssystems 0:29:25 Analog/Digital-Umwandlung 0:33:55 Typische DSP-Algorithmen 0:40:07 Typische Bus- und Speicherstrukturen für DSPs 0:42:36 Gebräuchliche Zahlenformate 0:43:27 Rechenwerke 0:44:12 Grundstruktur eines Festkomma-DSP-Rechenwerks 0:48:23 Struktur des Rechenwerks moderner DSPs 0:53:11 Daten-Adresswerke 0:53:51 Aufbau eines DAGs 0:55:38 Beispiel zur Ringpuffer-Adressierung 1:00:03 Aufbau eines DSP-Steuerwerks 1:00:55 Komponenten des Steuerwerks 1:04:19 ADSP-218x von Analog Devices 1:07:08 Ausblick 1:07:23 Multi-/Many-Core Architectures 1:10:38 Field-Programmable Gate Array basiert auf Lookup Tables 1:15:36 i-Core Prototype 1:17:38 Timing-Analyzable Reconfigurable Systems 1:19:13 Today's Multi-/Many-core SoCs 1:20:28 Resource Managment for Multi-/Many-cores 1:21:42 Our Approach: Distributed Multi-Agent System 1:22:38 Atmel-based Prototype 1:23:33 Internet of Things (IoT) 1:24:01 Processing Layers 1:25:12 Example: Health-Monitoring

    1h 27m

  2. 09/02/2017

    Rechnerorganisation, Übung, WS 2016/17, 01.02.2017, 26

    26 | 0:00:00 Starten 0:00:07 Aufgabe 6: Cache-Speicher 0:07:08 Aktualisierungsstrategien 0:12:50 7 .Übung Virtuelle Speicherverwaltung 0:16:16 Abbildung: virtuell -> physikalisch 0:17:41 Seitenwechsel 0:19:08 Zusammenfassung 0:23:28 Segmentbasierte Speicherverwaltung 0:31:35 Aufgabe 1 0:34:55 Lösung Aufgabe 1.1 0:36:30 Lösung Aufgabe 1.2 0:40:06 Lösung Aufgabe 1.3 0:43:38 Seitenwechsel (Paging) 0:45:46 Aufgabe 2 0:46:51 Lösung Aufgabe 2.1 0:47:19 Lösung Aufgabe 2.2

    1h 1m

  3. 03/02/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 30.01.2017, 25

    25 | 0:00:00 Starten 0:00:07 Kapitel 10 0:01:09 10.1 Zeitverhalten der Systembussignale 0:01:20 Zeitverhalten eines synchronen Systembus 0:02:33 Semi-synchroner Systembus 0:03:09 Einfügen eines Wartezyklus 0:04:35 Asynchroner Systembus 0:07:18 Beispiele 0:08:49 CES Platinenlabor 0:09:06 Multiplex-Bus 0:10:55 Multiplex-Busschnittstelle 0:13:34 Zeitverhalten des Multiplexbusses 0:14:57 Daten/Adress-Multiplex-Betrieb 0:18:59 10.2 Systembausteine 0:28:26 Systembausteine 0:32:07 Schnittstellenbausteine (I/O-Controller) 0:35:27 Systembausteine in einem Mikrorechner 0:36:23 Speicherbezogene und isolierte Adressierung 0:40:32 Adressierung von Peripherie-Bausteinen 0:42:43 Anschluss der Schnittstellenbausteine an den yP 0:47:57 Prinzipieller Aufbau eines Systembausteins 0:50:31 Schnittstellenbaustein zwischen yP und Peripheriegerät 0:55:00 Ein-/Ausgabe-Verfahren 1:06:28 Synchronisation der Datenübertragung zwischen Schnittstelle und Peripheriegerät 1:10:55 10.3 Behandlung von Ausnahmesituationen 1:15:43 Ausnahmeroutine/Unterprogramm 1:22:43 Ursachen für Ausnahmebehandlungen 1:25:00 Prozessorexterne Ursachen

    1h 29m

  4. 03/02/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 25.01.2017, 24

    24 | 0:00:00 Starten 0:00:19 Probleme der virtuellen Speicherverwaltung 0:04:23 Zusammenfassung 0:05:13 Speicherhierarchie 0:05:36 Cache und Speicherverwaltungseinheit 0:10:25 Segnebtorientierte Speicherverwaltung 0:10:41 Adressierungs-Modi (x86-Prozessoren) 0:17:34 Segmentierung mit Seitenwechsel 0:21:06 Berechnung der physikalischen Adressen (x86-Prozessoren) 0:21:30 Zweistufige Seitenwechsel-Verfahren 0:24:22 Adressübersetzung bei 80486 und Pentium-Prozessoren 0:26:51 Anmerkungen 0:27:36 Beschleunigung der Adressberechnung durch einen Cache 0:31:15 Schutzmechanismen 0:33:50 Regeln für den Zugriffsschutz 0:41:12 Zusammenfassung 0:42:01 Kapitel 10 0:42:42 10.1 Zeitverhalten der Systembussignale 0:43:33 Zeitverhalten eines synchrones Systembus 0:49:39 Timing 0:49:55 Synchrones Systembus 0:52:13 Semi-synchroner Systembus 0:57:01 Einfügen eines Wartezyklus 1:01:13 Asynchroner Systembus 1:09:16 Beispiele 1:14:09 Logic Block Diagram 1:23:56 CES Platinlabor 1:26:35 Multi-Layer-Hersteller 1:28:22 Multiplex-Bus

    1h 29m

  5. 30/01/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 23.01.2017, 23

    23 | 0:00:00 Starten 0:00:08 Kapitel 9 Virtuelle Speicherverwaltung 0:01:16 Speicherhierarchie 0:01:40 Speicherverwaltung 0:02:51 Grundstruktur virtueller Speicherverwaltung 0:05:32 Ausbildung virtueller auf physikalische Adressen 0:06:47 Segmentierungs- und Seitenwechselverfahren 0:08:05 Segemntierung 0:09:36 Seiten 0:10:10 Segmentbasierte Speicherverwaltung 0:14:00 Seitenwechsel (Paging) 0:16:28 Virtueller und physikalischer Adressraum 0:17:02 Probleme der virtuellen Speicherverwaltung 0:42:23 Zusammenfassung 0:42:57 Speicherhierarchie 0:43:51 Cache und Speicherverwaltungseinheit 0:45:42 Virtueller und physikalischer Cache 0:56:08 Segmentorientierte Speicherverwaltung

    1h 3m

  6. 25/01/2017

    Rechnerorganisation, Übung, WS 2016/17, 18.01.2017, 22

    22 | 0:00:00 Starten 0:01:13 Speicherhierarchie 0:05:14 Wieso kommt es zu einer Leistungssteigerung? 0:06:08 Aufbau eines Cache-Speichers 0:08:30 Arbeitsweise eines Cache-Speichers 0:12:43 Cache-Strukturen 0:13:06 Adressierung im Direct-Mapped Cache 0:16:23 Beispiel 0:25:00 Aufgabe 1 0:26:23 Loösung 1.1 0:31:20 Aufgabe 1.2 0:32:30 Aufgabe 1.3 0:34:48 Aufgabe 2 0:35:27 Lösung 2 0:40:07 AV-Cache 0:40:51 DM-Cache 0:42:36 A4-Cache 0:43:48 Wohin wird ein Block abgebildet? 0:46:14 Aufgabe 3 0:49:55 Lösung 3.1 0:51:07 Lösung 3.2 0:51:54 Lösung 3.3 1:01:06 Aufgabe 4 1:02:46 Lösung 4 1:12:06 Aufgabe 5 1:12:46 Aufgabe 5.1 1:14:29 Aufgabe 5.2 1:15:53 Aufgabe 5.3 1:18:30 Aufgabe 6 1:18:33 Lösung 6

    1h 19m

  7. 20/01/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 16.01.2017, 21

    21 | 0:00:00 Starten 0:00:07 Kapitel 8: Cache-Speicher 0:00:35 8.4 Cache-Organisationsformen 0:01:19 Voll-Assoziativer Cache 0:01:39 Beispiel: Voll-Assoziativer Cache 0:03:42 Direct Mapped Cache 0:05:00 Adressierung im Direct Mapped Cache 0:07:24 n-Way Set-Assoziative Cache 0:08:22 Beispiel: 2-Way Set-Assoziative Cache 0:11:08 Beispiel: Organisation eines Caches mit 8 Cache Lines à 16 Byte 0:14:09 Ersetzungsstrategien 0:19:19 Ursachen für Fehlzugriffe 0:20:27 Cache-Kohärenzproblem 0:21:17 Bus-Schnüffeln (Bus-Snooping) 0:22:38 Moderne Cache Architekturen 0:31:55 Ausblick: Entwicklungen bei Caches 0:33:53 Ausblick: IBM Power9 0:39:07 Kapitel 9: Virtuelle Speicherverwaltung 0:39:48 Speicherhierarchie 0:41:12 Grundprinzip und Zusammenhang mit dem Betriebssystem 0:43:41 Betriebssystem verkleinert die semantische Lücke 0:44:33 Spezielle Aufgaben von Betriebssystemen 0:50:59 Speicherverwaltung 0:52:08 Grundstruktur virtueller Speicherverwaltung 0:53:06 Virtuelle Speicherverwaltung 0:57:43 Beispiel 1:02:13 Abbildung virtueller auf physikalische Adressen 1:04:59 Segmentierungs- und Seitenwechselverfahren 1:08:57 Segmentierung 1:10:38 Seiten 1:13:03 Segmentbasierte Speicherverwaltung 1:20:22 Virtueller und physikalischer Adressraum 1:25:10 Seitenwechsel (Paging)

    1h 26m

  8. 19/01/2017

    Rechnerorganisation, Vorlesung, WS 2016/17, 11.01.2017, 20

    20 | 0:00:00 Starten 0:00:07 Kapitel 8 Cache Speicher 0:00:37 Speicherhierarchie 0:03:54 Cache-Speicher 0:06:45 Wieso kommt es zu einer Leistungssteigerung? 0:07:59 Funktionsweise eines Caches 0:09:23 Schreibzugriffe 0:15:13 Begriffe 0:16:48 8.3 Aufbau eines Cache-Speichers 0:19:52 8.4 Cache-Organisationsformen 0:20:08 Voll-Assoziativer Cache 0:27:01 Direct Mapped Cache 0:32:53 n-Way Set-Assoziative Cache 0:43:28 Beispiel: Organisation eines Cahces mit 8 Cache Lines à 16 Byte 0:47:57 Ersetzungsstrategien 1:03:30 Ursachen für Fehlzugriffe 1:09:45 Erzielbare Cache-Trefferquoten 1:11:44 Cache-Kohärenzproblem 1:14:35 Bus-Schnüffeln 1:22:01 Cache Speicher im Pentium 4 1:24:57 Moderne Cache Architekturen

    1h 28m
See All (27)

About

Der Inhalt der Lehrveranstaltung umfasst die Grundlagen des Aufbaus und der Organisation von Rechnern; die Befehlssatzarchitektur verbunden mit der Diskussion RISC - CISC; Pipelining des Maschinenbefehlszyklus, Pipeline-Hemmnisse und Methoden zur Auflösung von Pipeline-Konflikten; Speicherkomponenten, Speicherorganisation, Cache-Speicher; Ein-/Ausgabe-System und Schnittstellenbausteine; Interrupt-Verarbeitung; Bus-Systeme; Unterstützung von Betriebssystemfunktionen: virtuelle Speicherverwaltung, Schutzfunktionen.

Information

More From Karlsruher Institut für Technologie

To listen to explicit episodes, sign in.

Stay up to date with this show

Sign in or sign up to follow shows, save episodes and get the latest updates.
Select a country or region

Africa, Middle East, and India

Asia Pacific

Europe

Latin America and the Caribbean

The United States and Canada