This post was created using AI. Please check the information if you want to use it as a basis for decision-making. Episoden-Teaser Advanced Packaging ist zu einer der entscheidenden Technologien hinter Halbleitern der EUV-Ära geworden. Diese Folge erklärt, wie moderne Packages Chiplets, High-Bandwidth Memory, Substrate und Kühlung zu einem funktionierenden System verbinden. Außerdem ordnet sie die wichtigsten Akteure entlang der Wertschöpfungskette ein: Foundries, integrierte Bauelementehersteller, OSATs, Speicheranbieter, Substrat- und Materiallieferanten sowie Equipment-Hersteller. Wichtigste Erkenntnisse - Advanced Packaging ist nicht EUV-Lithografie. Es ist die Systemintegrationstechnologie, die Chips der EUV-Ära in realen Produkten nutzbar macht. - Ein Package ist heute nicht mehr nur Schutz. Im High-End-Computing ist es eine elektrische, thermische, mechanische und architektonische Plattform. - Fan-out Packaging verteilt Chipanschlüsse über die ursprüngliche Die-Fläche hinaus, indem Dies in rekonstituierten Wafern oder Panels eingebettet und mit Kupfer-Redistribution-Layern verbunden werden. - Two point five D Packaging platziert Logik und Speicher nebeneinander auf einem hochdichten Interposer oder einer Bridge, um die Bandbreite zu erhöhen. - Three D Packaging stapelt aktive Dies vertikal, verkürzt Verbindungen und erschwert gleichzeitig Wärmeabfuhr, Stromversorgung, Test und Yield. - Hybrid Bonding ersetzt klassische Lötbumps und ermöglicht deutlich dichtere Die-zu-Die-Verbindungen durch direkte Kupfer- und Dielektrikum-Bonding-Grenzflächen. - High-Bandwidth Memory ist ein zentraler Treiber der Advanced-Packaging-Nachfrage für KI-Beschleuniger. - TSMC, Samsung und Intel sind zentrale Plattformanbieter im High-End-Bereich; ASE, Amkor und JCET sind wichtige OSAT-Anbieter. - SK Hynix, Samsung und Micron sind wichtig, weil Advanced-Memory-Packaging eng mit der Leistung von KI-Systemen verbunden ist. - Substrat-, Material- und Equipment-Lieferanten wie Ibiden, Unimicron, Shinko Electric, AT&S, Samsung Electro-Mechanics, Ajinomoto, BESI, EV Group, Applied Materials, Tokyo Electron und ASMPT bilden das oft weniger sichtbare Rückgrat des Ökosystems. Glossar - EUV: Extreme-Ultraviolett-Lithografie, ein Front-End-Verfahren der Chipherstellung zum Drucken sehr kleiner Strukturen in fortgeschrittenen Halbleiterprozessen. - Advanced Packaging: Hochdichte Montage- und Integrationstechnologien, die mehrere Dies, Speicherstapel, Substrate und thermische Strukturen verbinden. - Chiplet: Ein kleinerer funktionaler Die, der mit anderen Dies in einem Package kombiniert wird. - Fan-out Packaging: Ein Wafer-Level- oder Panel-Level-Verfahren, bei dem Dies eingebettet und Redistribution-Layer aufgebaut werden, um Anschlüsse über die ursprüngliche Die-Fläche hinauszuführen. - Interposer: Eine hochdichte Verdrahtungsebene zwischen Dies und Package-Substrat, häufig aus Silizium, organischen Materialien oder Redistribution-Layer-Strukturen. - Through-silicon via: Eine vertikale Metallverbindung durch Silizium, die Signale oder Strom zwischen Ebenen führt. - Hybrid Bonding: Ein Bonding-Verfahren, das Dielektrika und Kupferpads direkt verbindet und dadurch sehr dichte vertikale Interconnects ermöglicht. - HBM: High-Bandwidth Memory, eine gestapelte Speichertechnologie, die nahe am Prozessor platziert wird und sehr breite, schnelle Datenübertragung ermöglicht. - OSAT: Outsourced Semiconductor Assembly and Test Provider; ein Dienstleister, der Chips für andere Halbleiterunternehmen verpackt und testet. - ABF-Substrat: Eine Hochleistungs-Substrattechnologie, die Ajinomoto Build-up Film als Isolationsmaterial verwendet.
